EDA技术与VHDL 第4版【2025|PDF下载-Epub版本|mobi电子书|kindle百度云盘下载】

EDA技术与VHDL 第4版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章EDA技术概述1

1.1 EDA技术1

1.2 EDA技术应用对象2

1.3硬件描述语言VHDL3

1.4 EDA技术的优势4

1.5面向FPGA的EDA开发流程5

1.5.1设计输入5

1.5.2综合6

1.5.3适配（布线布局）8

1.5.4仿真8

1.5.5 RTL描述9

1.6可编程逻辑器件9

1.6.1 PLD的分类10

1.6.2 PROM可编程原理11

1.6.3 GAL12

1.7 CPLD的结构与可编程原理13

1.8 FPGA的结构与工作原理16

1.8.1查找表逻辑结构16

1.8.2 Cyclone Ⅲ系列器件的结构原理17

1.9硬件测试技术19

1.9.1内部逻辑测试19

1.9.2 JTAG边界扫描测试20

1.10编程与配置20

1.11 Quartus Ⅱ21

1.12 IP核23

1.13 EDA的发展趋势23

习题25

第2章VHDL程序结构与数据对象26

2.1 VHDL程序结构26

2.2 VHDL程序基本构建28

2.2.1实体和端口模式28

2.2.2结构体29

2.2.3库和库的种类30

2.2.4库和程序包的调用方法32

2.2.5配置33

2.3 VHDL文字规则33

2.3.1数字34

2.3.2字符串34

2.3.3关键词35

2.3.4标识符及其表述规则35

2.3.5文件取名和存盘36

2.3.6规范的程序书写格式36

2.4 VHDL数据对象37

2.4.1常数37

2.4.2变量37

2.4.3信号38

习题40

第3章VHDL数据类型与顺序语句41

3.1 VHDL数据类型41

3.1.1 BIT和BIT VECTOR类型42

3.1.2 STD LOGIC和STD LOGIC VECTOR类型42

3.1.3整数类型INTEGER44

3.1.4布尔数据类型BOOLEAN45

3.1.5 SIGNED和UNSIGNED类型45

3.1.6其他预定义类型47

3.1.7数据类型转换函数48

3.2 VHDL最常用的顺序语句50

3.2.1赋值语句50

3.2.2 CASE语句51

3.2.3 PROCESS语句52

3.2.4并置操作符&53

3.2.5 IF语句53

3.3 IF语句使用示例54

3.3.1 D触发器的VHDL描述55

3.3.2含异步复位和时钟使能的D触发器的VHDL描述57

3.3.3基本锁存器的VHDL描述58

3.3.4含清0控制的锁存器的VHDL描述60

3.3.5 VHDL实现时序电路的不同表述方式60

3.3.6 4位二进制加法计数器设计62

3.3.7计数器更常用的VHDL表达方式63

3.3.8实用计数器的VHDL设计64

3.3.9含同步并行预置功能的8位移位寄存器设计67

3.3.10优先编码器设计68

3.4 VHDL其他顺序语句69

3.4.1 LOOP循环语句69

3.4.2 NEXT语句70

3.4.3 EXIT语句71

3.4.4 WAIT语句72

3.4.5 GENERIC参数定义语句75

3.4.6 REPORT语句75

3.4.7断言语句76

3.4.8端口数据含1个数统计电路模块设计78

习题79

第4章 时序仿真与硬件实现80

4.1 VHDL程序输入与仿真测试80

4.1.1编辑和输入设计文件80

4.1.2创建工程81

4.1.3全程编译前约束项目设置82

4.1.4全程综合与编译83

4.1.5仿真测试84

4.1.6 RTL图观察器应用86

4.2引脚锁定与硬件测试87

4.2.1引脚锁定87

4.2.2编译文件下载88

4.2.3 JTAG间接编程模式89

4.2.4 USB-Blaster驱动程序安装方法90

4.3电路原理图设计流程91

4.3.1用原理图输入方式设计半加器91

4.3.2完成全加器顶层设计93

4.3.3对全加器进行时序仿真和硬件测试93

4.4利用属性表述实现引脚锁定94

4.5宏模块逻辑功能查询95

4.6 SignalTap Ⅱ的使用方法95

4.7编辑SignalTap Ⅱ的触发信号100

习题100

实验与设计101

实验4-1多路选择器设计实验101

实验4-2十六进制7段数码显示译码器设计102

实验4-3计数器设计实验103

实验4-4硬件消抖动电路设计103

实验4-5应用宏模块设计数字频率计104

实验4-6数码扫描显示电路设计108

实验4-7串行静态显示控制电路设计108

实验4-8不同类型的移位寄存器设计实验109

第5章VHDL并行语句110

5.1并行信号赋值语句110

5.1.1简单信号赋值语句110

5.1.2条件信号赋值语句111

5.1.3选择信号赋值语句112

5.1.4块语句113

5.1.5元件例化语句113

5.1.6全加器设计与例化语句应用114

5.1.7生成语句116

5.1.8 GENERIC参数传递映射语句及其使用方法118

5.1.9数据类型定义语句120

5.1.10 VHDL的存储器描述123

5.1.11信号属性及属性函数124

5.2 VHDL运算操作符127

5.2.1逻辑操作符127

5.2.2关系操作符129

5.2.3算术操作符130

5.2.4省略赋值操作符133

5.3 keep属性应用133

5.4 SignalProbe使用方法134

习题136

实验与设计137

实验5-1 8位加法器设计实验137

实验5-2高速硬件除法器设计137

实验5-3移位相加型8位硬件乘法器设计138

实验5-4基于VHDL代码的频率计设计139

实验5-5 VGA彩条信号显示控制电路设计140

第6章LPM宏模块应用145

6.1 LPM计数器模块调用145

6.1.1计数器模块文本的调用与参数设置145

6.1.2创建工程与仿真测试148

6.2乘法器的VHDL代码表述和相关属性设置148

6.3 LPM随机存储器的设置和调用149

6.3.1存储器初始化文件149

6.3.2 LPM RAM的设置和调用151

6.3.3仿真测试RAM宏模块152

6.3.4存储器配置文件属性定义和结构设置153

6.4 LPM ROM的定制和使用示例154

6.4.1 LPM ROM的定制调用和测试154

6.4.2简易正弦信号发生器设计155

6.4.3正弦信号发生器硬件实现和测试156

6.5在系统存储器数据读写编辑器应用156

6.6 LPM嵌入式锁相环调用158

6.7 In-System Sources and Probes Editor使用方法160

6.8 DDS实现原理与应用162

6.8.1 DDS原理163

6.8.2 DDS信号发生器设计示例164

习题166

实验与设计166

实验6-1查表式硬件运算器设计166

实验6-2正弦信号发生器设计167

实验6-3 DDS正弦信号发生器设计167

实验6-4简易逻辑分析仪设计168

实验6-5移相信号发生器设计169

实验6-6 VGA简单图像显示控制模块设计169

实验6-7 AM幅度调制信号发生器设计170

第7章VHDL设计深入172

7.1进程中的信号赋值与变量赋值172

7.2含高阻输出的电路设计176

7.2.1三态门设计177

7.2.2双向端口的设计方法177

7.2.3三态总线电路设计179

7.3资源优化180

7.3.1资源共享181

7.3.2逻辑优化182

7.3.3串行化183

7.4速度优化185

7.4.1流水线设计185

7.4.2关键路径法187

7.5仿真延时188

7.5.1固有延时188

7.5.2传输延时189

7.5.3仿真δ189

习题190

实验与设计191

实验7-1 4X4阵列键盘键信号检测电路设计191

实验7-2乐曲硬件演奏电路设计192

实验7-3 PS2键盘控制模型电子琴电路设计195

实验7-4直流电机综合测控系统设计197

实验7-5 SPWM脉宽调制控制系统设计199

实验7-6 VGA动画图像显示控制电路设计201

第8章VHDL状态机设计与应用202

8.1 VHDL状态机的一般形式202

8.1.1状态机的特点与优势202

8.1.2 VHDL状态机的一般结构203

8.1.3状态机设计初始约束与表述206

8.2 Moore型状态机的设计207

8.2.1多进程状态机208

8.2.2序列检测器之状态机设计211

8.3 Mealy型状态机的设计212

8.4状态编码216

8.4.1直接输出型编码216

8.4.2顺序编码218

8.4.3一位热码状态编码218

8.4.4状态编码设置218

8.5安全状态机设计220

8.5.1程序直接导引法221

8.5.2状态编码监测法221

8.5.3借助EDA优化控制工具生成安全状态机222

习题222

实验与设计222

实验8-1序列检测器设计222

实验8-2并行ADC采样控制电路实现与硬件验证223

实验8-3数据采集模块设计224

实验8-4五功能智能逻辑笔设计225

实验8-5串行ADC/DAC采样或信号输出控制电路设计226

第9章 基于VHDL的实用CPU创新设计227

9.1 KX9016的结构与特色227

9.2 KX9016基本硬件系统设计230

9.2.1单步节拍发生模块230

9.2.2运算器230

9.2.3比较器231

9.2.4基本寄存器与寄存器阵列组232

9.2.5移位器235

9.2.6程序与数据存储器236

9.3 KX9016v 1指令系统设计236

9.3.1指令格式237

9.3.2指令操作码238

9.3.3软件程序设计实例239

9.3.4 KX9016 v 1控制器设计240

9.3.5指令设计实例详解244

9.4 KX9016的时序仿真与硬件测试245

9.4.1时序仿真与指令执行波形分析245

9.4.2 CPU工作情况的硬件测试247

9.5 KX9016应用程序设计实例和系统优化249

9.5.1除法算法及其硬件实现249

9.5.2乘法算法及其硬件实现250

9.5.3 KX9016v 1的硬件系统优化251

习题252

实验与设计253

实验9-1 16位CPU验证性设计综合实验253

实验9-2新指令设计及程序测试实验253

实验9-3 16位CPU的优化设计与创新254

实验9-4 CPU创新设计竞赛255

第10章VHDL TESTBENCH仿真256

10.1 VHDL行为仿真流程257

10.2 VHDL 测试基准实例259

10.3 VHDL Test Bench测试流程261

10.4 VHDL子程序263

10.4.1函数264

10.4.2重载函数266

10.4.3决断函数269

10.4.4过程269

10.4.5重载过程271

10.4.6子程序调用语句272

10.4.7 RETURN语句274

10.4.8并行过程调用语句275

10.5 VHDL程序包276

习题279

实验与设计279

第11章DSPBUIDER设计初步280

11.1 MATLAB/DSP Builder及其设计流程280

11.2正弦信号发生器设计283

11.2.1建立设计模型283

11.2.2 Simulink模型仿真289

11.2.3 SignalCompiler使用方法292

11.2.4使用ModelSim进行RTL级仿真293

11.2.5使用Quartus Ⅱ实现时序仿真294

11.2.6硬件测试与硬件实现295

11.3 DSP Builder层次化设计296

11.4基于DSP Builder的DDS设计299

11.4.1 DDS模块设计299

11.4.2 FSK调制器设计301

11.4.3正交信号发生器设计303

11.4.4数控移相信号发生器设计304

11.4.5幅度调制信号发生器设计304

11.5数字编码与译码器设计306

11.5.1伪随机序列306

11.5.2帧同步检出307

11.6 HIL硬件仿真309

习题313

实验与设计314

实验11-1利用 MATLAB/DSP Builder设计基本电路模块314

实验11-2基于DSP Builder的DDS应用模型设计315

实验11-3编译码器设计实验316

实验11-4 HIL硬件环仿真实验317

实验11-5 DSP Builder状态机应用实验317

第12章DSP BUILDER设计深入319

12.1 FIR数字滤波器设计319

12.1.1 FIR滤波器原理319

12.1.2使用DSP Builder设计FIR滤波器320

12.1.3使用MATLAB的滤波器设计工具324

12.1.4使用FIR IP Core设计FIR滤波器328

12.2 HDL模块插入仿真与设计332

12.3正交幅度调制与解调模型设计335

12.4 NCO IP核应用337

12.5基于IP的数字编译码器设计339

习题340

实验与设计341

实验12-1 FIR数字滤波器设计实验341

实验12-2编译码器与调制解调模块设计实验342

实验12-3 HDL Import模块应用实验342

附录A EDA开发系统及相关软硬件343

参考文献349